

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number: JP11297818
Publication date: 1999-10-29
Inventor(s): YAMAGISHI HAJIME
Applicant(s): SONY CORP
Requested Patent: ☐ JP11297818
Application Number: JP19980101586 19980413
Priority Number(s):
IPC Classification: H01L21/768
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce the number of processes and to improve manufacture yield, by forming a hole which electrically connects more than two lower conduction layers and upper conduction layers in a semiconductor device having the conduction layer structure of more than three layers.
SOLUTION: A cap metal layer 105, an aluminum alloy layer 104 and a base metal layer 103 are etched by anisotropic ions, and the first conduction layers 103, 104 and 105 are formed. Then, etching back is executed by the combination of a stacked structure by a plasma oxide film and an application insulating film and of resist, and a first interlayer insulating film 107 is formed. Then, second conduction layers 108, 109 and 110 are formed on the first interlayer insulating film 107. A second interlayer insulating film 112 is formed in the same way as the formation of the first interlayer insulating film 107. A resist film is formed on the whole face and a part where a connection hole is formed is patterned. The second interlayer insulating film 112 and the first interlayer insulating film 107 are etched by anisotropic etching and the connection hole is formed.

Data supplied from the esp@cenet database - I2

(54) 発 明 の 名 称

(52) 公 開 特 許 公 報 (A)

(11) 特 許 公 報 号 数

特 開 平 11-297818

(4) 公 開 日 平 成 11 年 (1999) 12 月 29 日

(51) Int. Cl.

H 01 L 21/70

F I

H 01 L 21/00

B

発 明 の 要 旨

(21) 出 願 号

特 願 平 10-170120

(71) 出 願 人

SONY CORP.

(22) 出 願 日

平 成 10 年 (1998) 4 月 13 日

(72) 発 明 者

山 田 隆

(73) 発 明 者

東 京 都 品 川 区 北 品 川 6 丁 目 7 番 35 号 ソニ

(74) 代 理 人


弁 理 士 新 藤 隆 久

(54) 発 明 の 名 称 半 導 体 装 置 の 製 造 方 法

【 要 約 】

【 課 題 】 3 層 以 上 の 導 電 層 構 造 を 有 す る 半 導 体 装 置 の 製 造 方 法 に お い て 、 2 つ 以 上 の 下 層 導 電 層 と 上 層 導 電 層 と を 電 気 的 に 接 続 す る た め の 接 続 孔 を 一 つ の 工 程 で 形 成 す る 工 程 を 有 す る 半 導 体 装 置 の 製 造 方 法 を 提 供 す る 。

【 解 決 手 段 】 半 導 体 基 板 上 に 、 第 1 の 導 電 層 を 形 成 す る 工 程 と 、 前 記 第 1 の 導 電 層 上 に 、 エ ッ チ ン グ ス ト ッ パ ー 層 を 形 成 す る 工 程 と 、 前 記 第 1 の 導 電 層 上 に 、 第 1 の 層 間 絶 縁 膜 を 形 成 す る 工 程 と 、 前 記 第 1 の 層 間 絶 縁 膜 上 に 、 第 2 の 導 電 層 を 形 成 す る 工 程 と 、 前 記 第 2 の 導 電 層 上 に 、 第 2 の 層 間 絶 縁 膜 を 形 成 す る 工 程 と 、 前 記 第 1 の 絶 縁 膜 お よ び 第 2 の 絶 縁 膜 を 貫 き 、 前 記 第 1 の 導 電 層 と 前 記 第 2 の 導 電 層 と を 接 続 す る た め の 接 続 孔 を 形 成 す る 工 程 を 少 なく と も 有 す る 半 導 体 装 置 の 製 造 方 法 。



【特許請求の範囲】

【請求項1】半導体基板上に、第1の導電層を形成する工程と、

前記第1の導電層上に、エッチングストッパー層を形成する工程と、

前記第1の導電層上に、第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜上に、第2の導電層を形成する工程と、

前記第2の導電層上に、第2の層間絶縁膜を形成する工程と、

前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程を少なくとも有する、半導体装置の製造方法。

【請求項2】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔に導電性物質を充填する工程とを有する、請求項1記載の半導体装置の製造方法。

【請求項3】前記接続孔に導電性物質を充填する工程の後に、さらに前記接続孔と接続するように第3の導電層を形成する工程を有する、

請求項2記載の半導体装置の製造方法。

【請求項4】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第2の層間絶縁膜上にレジスト膜を成膜し、所定のパターニングを行い、該レジスト膜をマスクにエッチングを行うことにより、接続孔を形成する工程である、請求項1記載の半導体装置の製造方法。

【請求項5】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第3の導電層と前記第2の導電層とを接続する接続孔の径が、前記第2の導電層と前記第1の導電層とを接続する接続孔の径よりも大きくなるように接続孔を形成する工程である、

請求項1記載の半導体装置の製造方法。

【請求項6】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第3の導電層と前記第2の導電層とを接続する接続孔のうち、前記第2の導電層と接触しない部分が、前記第1の導電層と接続するように接続孔を形成する工程である、

請求項1記載の半導体装置の製造方法。

【請求項7】半導体基板上に、第1の導電層を形成する工程と、

前記第1の導電層上に、エッチングストッパー層を形成

する工程と、

前記エッチングストッパー層上に、キャップメタル層を形成する工程と、

前記第1の導電層上に、第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜上に、第2の導電層を形成する工程と、

前記第2の導電層上に、第2の層間絶縁膜を形成する工程と、

前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程を少なくとも有する、半導体装置の製造方法。

【請求項8】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔に導電性物質を充填する工程とを有する、請求項7記載の半導体装置の製造方法。

【請求項9】前記接続孔に導電性物質を充填する工程の後に、さらに前記接続孔と接続するように第3の導電層を形成する工程を有する、

請求項8記載の半導体装置の製造方法。

【請求項10】半導体基板上に、第1の導電層を形成する工程と、

前記第1の導電層上に、キャップメタル層を形成する工程と、

前記キャップメタル層上に、エッチングストッパー層を形成する工程と、を形成する工程と、

前記第1の導電層上に、第1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜上に、第2の導電層を形成する工程と、

前記第2の導電層上に、第2の層間絶縁膜を形成する工程と、

前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程を少なくとも有する、半導体装置の製造方法。

【請求項11】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔に導電性物質を充填する工程とを有する、請求項10記載の半導体装置の製造方法。

【請求項12】前記接続孔に導電性物質を充填する工程の後に、さらに前記接続孔と接続するように第3の導電層を形成する工程を有する、

請求項11記載の半導体装置の製造方法。

【請求項13】前記第1の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、

請求項1記載の半導体装置の製造方法。

【請求項14】前記第1の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、請求項7記載の半導体装置の製造方法。

【請求項15】前記第1の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、請求項10記載の半導体装置の製造方法。

【請求項16】前記第2の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、請求項1記載の半導体装置の製造方法。

【請求項17】前記第2の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、請求項7記載の半導体装置の製造方法。

【請求項18】前記第2の絶縁膜は、酸化シリコン膜または不純物がドーパされた酸化シリコン膜である、請求項10記載の半導体装置の製造方法。

【請求項19】前記エッチングストッパー層は、窒化シリコン、窒化酸化シリコン、 $AlTi_3$ または $TiSi_2$ からなる、請求項1記載の半導体装置の製造方法。

【請求項20】前記エッチングストッパー層は、窒化シリコン、窒化酸化シリコン、 $AlTi_3$ または $TiSi_2$ からなる、請求項7記載の半導体装置の製造方法。

【請求項21】前記エッチングストッパー層は、窒化シリコン、窒化酸化シリコン、 $AlTi_3$ 、 $TiSi_2$ 、 TiN 、表面に Ti の酸化膜を有する Ti および表面に Ti の酸化膜を有する TiN からなる群から選ばれる1種または2種以上からなる、請求項10記載の半導体装置の製造方法。

【請求項22】前記キャップメタル層は、チタンまたは窒化チタンからなる、請求項7記載の半導体装置の製造方法。

【請求項23】前記キャップメタル層は、チタンまたは窒化チタンからなる、請求項10記載の半導体装置の製造方法。

【請求項24】前記第1の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれらの組み合わせからなる1種または2種以上からなる積層体からなる、請求項1記載の半導体装置の製造方法。

【請求項25】前記第1の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれらの組み合わせからなる1種または2種以上からなる積層体からなる、請求項7記載の半導体装置の製造方法。

【請求項26】前記第1の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上からなる積層体からなる、請求項10記載の半導体装置の製造方法。

【請求項27】前記第2の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項1記載の半導体装置の製造方法。

【請求項28】前記第2の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項7記載の半導体装置の製造方法。

【請求項29】前記第2の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項10記載の半導体装置の製造方法。

【請求項30】前記第3の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項3記載の半導体装置の製造方法。

【請求項31】前記第3の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項9記載の半導体装置の製造方法。

【請求項32】前記第3の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれら

の組み合わせからなる1種または2種以上の単層またはこれらを組み合わせた積層体からなる、請求項12記載の半導体装置の製造方法。

【請求項33】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔に導電性物質を充填する工程は、

前記接続孔に、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれらの組み合わせからなる群から選ばれる1種または2種以上の金属材料を、スパッタリング法若しくは化学的気相蒸着法(CVD法)により堆積させ、充填する工程である、請求項2記載の半導体装置の製造方法。

【請求項34】前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔の内面に密着層を形成する工程と、前記密着層上に導電性物質を充填する工程とを有する、請求項2記載の半導体装置の製造方法。

【請求項35】前記密着層は、窒化チタンからなる、請求項34記載の半導体装置の製造方法。

【請求項36】前記表面にTiの酸化膜を有するTi膜または表面にTiの酸化膜を有するTiN膜は、Ti若しくはTiNからなる膜に、酸素イオン照射、熱酸化法または酸素プラズマ処理により形成する、請求項21記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、特に、高度に微細化・集積化が進行した多層配線構造を有する半導体装置の配線間を接続する接続孔を形成する工程に特徴を有する半導体装置の製造方法に関する。

【0002】

【従来の技術】超大規模集積回路（VLSI）、超超大規模集積回路（ULSI）等にも見られるように、半導体装置の高集積化、高機能化に伴い、デバイス・チップ上では配線部分が占める割合が増大する傾向にある。これによるチップ面積の大型化を防ぐため、配線等の導電層の多層化が進んでいる。このような多層導電層構造を有する半導体装置の製造においては、上層導電層と下層導電層との電氣的に接続を図るための接続孔（ビア・ホール）を開口するプロセスが不可欠となっている。

【0003】この接続孔を形成するためには、基板上的下層導電層を被覆して層間絶縁膜を形成した後、層間絶縁膜上の接続孔形成領域以外をマスクレジストパターンを形成し、このレジストパターンを介して層間絶縁膜を選択的にエッチングすればよい。

【0004】

【発明が解決しようとする課題】従来、上述のような接続孔の形成は、下層導電層及びその上層に層間絶縁膜を形成した後、該層間絶縁膜上に上層の導電層を形成する前に行っていた。また、接続孔が下層導電層上の中心に形成されるように、配線と接続孔のレイアウトを行うことが一般的であった。

【0005】しかしながら、上記の方法により多層導電層構造を実現する場合、接続孔形成に必要な工程が増加するため、生産コスト面で好ましくない。また、製造工程数の増加による製品の歩留りの低下にもつながる。そこで、多層化が進行する半導体装置の製造方法において、工程数をできるだけ削減できる半導体装置の製造方法の開発が望まれている。

【0006】そこで、本発明は、3層以上の導電層構造

を有する半導体装置の製造方法において、2つ以上の下層導電層と上層導電層とを電氣的に接続するための接続孔を一つの工程で形成する工程を有することを特徴とする半導体装置の製造方法を提供することを目的とする。

【0007】

【課題を解決するための手段】本発明は、上記課題を達成すべく、半導体基板上に、第1の導電層を形成する工程と、前記第1の導電層上にエッチングストッパー層を形成する工程と、前記第1の導電層上に第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜上に第2の導電層を形成する工程と、前記第2の導電層上に第2の層間絶縁膜を形成する工程と、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程を少なくとも有する半導体装置の製造方法を提供する。

【0008】前記本発明は、好ましくは、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔に導電性物質を充填する工程を有する。

【0009】本発明は、さらに好ましくは、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程の後に、さらに前記接続孔の内面に密着層を形成する工程と、前記密着層上に導電性物質を充填する工程とを有する。前記密着層の材料としては、例えば、窒化チタンを挙げる事ができる。

【0010】さらに、本発明は、前記接続孔に導電性物質を充填する工程の後に、さらに前記接続孔と接続するように第3の導電層を形成する工程を有する。

【0011】本発明において、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第2の層間絶縁膜上にレジスト膜を成膜し、所定のパターンニングを行い、該レジスト膜をマスクにエッチングを行うことにより、接続孔を形成する工程であるのが好ましい。

【0012】本発明において、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第3の導電層と前記第2の導電層とを接続する接続孔の径が、前記第2の導電層と前記第1の導電層とを接続する接続孔の径よりも大きくなるように接続孔を形成する工程であるのが好ましい。

【0013】本発明において、前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と前記第2の導電層とを接続するための接続孔を形成する工程は、前記第3の導電層と前記第2の導電層とを接続する接続孔のうち、前記第2の導電層と接触しない部分が、前記第1の導電層と接続するように接続孔を形成する工程である

のが好ましい。

【0014】前記本発明においては、キャップメタル層を前記エッチングストッパー層、あるいは、前記第1の導電層と前記エッチングストッパー層の間に形成する工程を有するのが好ましい。該キャップメタル層は、低コンタクト抵抗を得るためと、ブランケットタングステンCVD時の密着層の剥離防止のためである。

【0015】本発明において、前記第1および第2の絶縁膜は、酸化シリコン膜またはリン、ホウ素あるいは砒素等の不純物がドーパされた酸化シリコン膜であるのが好ましい。

【0016】本発明において、前記エッチングストッパー層としては、窒化シリコン(Si₃N₄ or Si₃N₂)、窒化酸化シリコン、AlTi₃, TiN(窒化チタニウム), TiSi₂(チタニウムシリサイド)、表面にTi(チタニウム)の酸化膜を有するTi、及び表面にTiの酸化膜を有するTiNからなる群から選ばれる1種又は2種以上からなるのが好ましい。

【0017】前記表面にTiの酸化膜を有するTi膜または表面にTiの酸化膜を有するTiN膜は、Ti若しくはTiNからなる膜に、酸素イオン照射、熱酸化または酸素プラズマ処理により形成されるのが好ましい。

【0018】前記第1、第2および第3の導電層は、アルミニウム、アルミニウム系合金、銅、銅合金、チタン、チタン系合金、タングステン、タングステン系合金、もしくはこれらの組み合わせからなる1種または2種以上からなる積層体からなるのが好ましい。

【0019】本発明によれば、一つの下層配線に対してだけでなく、二つ以上の下層配線層に対して、一度に接続孔を形成することができるため、大幅な工程数の削減が可能となる。

【0020】

【発明の実施の形態】以下、本発明を実施形態により更に詳細に説明する。

第1実施形態

【0021】まず、基体101上に設けられた絶縁膜102上に、第1の導電層103を形成する。具体的には、まず、図示しない層間絶縁膜、ゲート電極等が形成されたシリコン半導体基板からなる基体101上に形成された、例えば、酸化シリコンからなる絶縁層102の上に第1の導電層を形成する。そのために、例えば、マグネトロンスパッタ法によって、TiNからなる厚さ100nmの下地メタル層103を形成し、かかる下地メタル層103上に、例えば、Al-0.5%Cuからなる厚さ0.5μmのアルミニウム系合金層104を形成し、更に、その上に、キャップメタル層105を形成する。キャップメタル層105は、厚さ5nmのTiと、その上に厚さ100nmのTiNからなる積層体である。各層の成膜条件を以下に例示する。

【0022】(下地メタル層(Ti20nm)の成膜)

プロセスガス:Ar=82sccm

圧力:3mTorr

RF Power:2kW

基板温度:200℃

【0023】(アルミニウム系合金層(アルミニウム-0.5%Cu500nm)の成膜)

プロセスガス:Ar=65sccm

圧力:2.0mTorr

RF Power:15kW

基板温度:300℃

【0024】(キャップメタル層(TiN5nm)の成膜)

プロセスガス:Ar=82sccm

圧力:3mTorr

RF Power:1kW

基板温度:200℃

【0025】(キャップメタル層(TiN100nm)の成膜)

プロセスガス:Ar/N₂=33/66sccm

圧力:2.5mTorr

RF Power:8kW

基板温度:200℃

【0026】その後、キャップメタル層105上に、エッチングストッパー層106を形成する。そのために、例えば、平行平板電極プラズマCVDによって、窒化シリコン(SiN)を厚さ100nm成膜する。エッチングストッパー層106の成膜条件を以下に例示する。尚、エッチングストッパー層106として形成した窒化シリコンは、第1の導電層加工時の異方性イオンエッチングの無機マスク材料、フォトリソトパターニング時の反射防止の効果も有する。

【0027】(エッチングストッパー層(SiN、膜厚100nm)の成膜)

使用ガス:SiH₄/NH₃/N₂=265/100/4000sccm

圧力:565Pa

基板の加熱:無し

【0028】次に、図示しないフォトリソト膜を全面に成膜し、所定のパターニング及び異方性イオンエッチング技術により、エッチングストッパー層106のパターニングを行う。エッチングストッパー層106の加工条件を以下に例示する。

【0029】(エッチングストッパー層106のエッチング条件)

使用ガス:CHF₃/CF₄/Ar=30/60/800sccm

圧力:200Pa

基板温度:25℃

【0030】次いで、キャップメタル層105、アルミニウム系合金層104及び下地メタル層を異方性イオ

ンエッチングを行い、パターニングし、第1の導電層103, 104, 105を形成することにより、図1(a)に示す状態を得る。尚、キャップメタル層105として、TiNを形成する理由は、低コンタクト抵抗を下げること、ブランケットタングステンCVD時の剥離防止の為である。

【0031】(第1の導電層のエッチング条件)

使用ガス: $\text{BCl}_3/\text{Cl}_2=100/100\text{ sccm}$

圧力: 1000Pa

基板温度: 400℃

【0032】次に、図1(b)に示すように、例えば、プラズマ酸化膜と塗布絶縁膜による積層構造とレジストとの組み合わせによるエッチバックによる平坦化技術によって第1の層間絶縁膜108を形成する。

【0033】さらに、図1(c)に示すように、前記層間絶縁膜上に第1の導電層の形成と同様に、第2の導電層109, 110, 111を形成する。

【0034】その後、図2に示すように、前記第1の層間絶縁膜の形成と同様に、平坦な第2の層間絶縁膜112を形成する。次いで、全面にレジスト膜112を成膜し、接続孔を形成する部分を開口するパターニングを行う。

【0035】次に、図3に示すように、異方性エッチング技術を用いて第2の層間絶縁膜及び第1の絶縁膜をエッチングすることにより接続孔を形成する。エッチングは、層間絶縁膜とエッチングストッパー膜とのエッチングレートの差異により、第2の導電層上のエッチングストッパー膜111で停止する条件を選択する。

【0036】また、接続孔の形成位置は、第2の導電層から少しはみ出した位置で(第1の導電層の一部が覆われるように)、さらに下層に形成されている第1の導電層の領域内に入るようにレイアウトされる。この場合、第1の導電層の形成位置は、接続孔の被り余裕を加えた寸法とする。

【0037】第2の層間絶縁膜112及び第2の層間絶縁膜107のエッチング条件を以下に示す。

(層間絶縁膜112, 107のエッチング条件)

使用ガス: $\text{C}_4\text{F}_8/\text{CO}/\text{Ar}=7/100/200\text{ sccm}$

圧力: 5.3Pa

RF Power: 1450W

【0038】続いて、エッチングストッパー膜111, 106のエッチングを行い、接続孔の開口部を完成させる(図3)。

【0039】前記エッチングストッパー膜111, 106のエッチングの条件は、例えば、以下のようである。(エッチングストッパー膜111, 106のエッチングの条件)

使用ガス: $\text{CHF}_3/\text{CF}_4/\text{Ar}/\text{N}_2=35/50/400/20\text{ sccm}$

圧力: 93.3Pa

RF Power: 600W

【0040】次に、図4に示すように、接続孔の開口部に金属配線材料を埋め込む。そのために、図示しない窒化シタンからなる密着層をマグネトロンスパッタ法にて開口部内を含む層間絶縁膜112上に、膜厚30nmで成膜し、熱CVD法により全面に厚さ0.6μmのタングステン層114を形成する。密着層及びタングステン層のそれぞれの成膜条件を以下に例示する。

(第1段階のタングステン層114のエッチング条件)

使用ガス: $\text{SF}_6/\text{Ar}/\text{He}=110/90/5\text{ sccm}$

圧力: 45.5Pa

RF Power: 275W

【0041】(第2段階の密着層のエッチング条件)

使用ガス: $\text{Ar}/\text{Cl}_2=75/5\text{ sccm}$

圧力: 6.5Pa

RF Power: 250W

【0042】次いで、タングステン層114をオーバーエッチングすることによって、図5に示すように、メタルプラグ115を形成して接続孔を完成させる。

【0043】この時のタングステン層114をオーバーエッチングの条件としては、例えば以下のようである。(第3段階のタングステン層114のオーバーエッチング条件)

使用ガス: $\text{SF}_6/\text{Ar}/\text{He}=20/10/10\text{ sccm}$

圧力: 32.5Pa

RF Power: 70W

【0044】次に、前記第1の導電層の形成の場合と同様に、第2の導電層を形成することにより、図6に示す多層配線構造を得る。

【0045】本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができ、工程数の削減を図ることができる。

【0046】第2実施形態

本実施形態では、エッチングストッパー層として、窒化酸化シリコン膜(SiON 膜、膜厚100nm)を用いる例である。なお、主要工程断面図は、第1実施形態と同様であるので、図示を省略している。

【0047】以下に、エッチングストッパー層として、窒化酸化シリコン膜の成膜条件を例示する。

(エッチングストッパー層として、窒化酸化シリコン膜の成膜条件)

使用ガス: $\text{SiH}_4/\text{N}_2\text{O}=158/230\text{ sccm}$

圧力: 330Pa

RF Power: 190W

基板温度: 400℃

【0048】尚、窒化酸化シリコン膜のは、第1実施形態で使用した窒化シリコンと同様に、第1の導電層加工

時の異方性イオンエッチングの無機マスク材料、レジストパターンニング時の反射防止効果も有する。この後は、第1の実施形態と同様の工程を経て、所望の配線構造を得ることができる。

【0049】本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0050】第3実施形態

本実施形態では、第1の導電層として、図7に示すような構造のものを使用した。即ち、膜厚100nmの窒化チタンからなる下地メタル層を形成し、かかる下地メタル層203の上に、例えば、Al-0.5%Cuからなる厚さ0.5μmのアルミニウム系合金層204を形成し、その上層にAlTi3からなるメタルエッチングストッパー層205を膜厚50nmで成膜し、更にキャップメタル層206を成膜した構造となっている。この場合、キャップメタル層206はなくてもよい。

【0051】前記メタルエッチングストッパー層205は、例えば、マグネトロンスパッタ法により成膜することができる。以下に成膜条件を例示する。

(メタルエッチングストッパー層205の成膜条件)

プロセスガス: Ar=65sccm

圧力: 10mTorr

RF Power: 8kW

基板温度: 200℃

【0052】次に、キャップメタル層206、メタルエッチングストッパー層205、アルミニウム系合金層204及び下地メタル層203を異方性イオンエッチングによりパターンニングし、図7に示す第1の導電層を形成することができる。

【0053】上記エッチングは、例えば以下のように行う。

使用ガス: BC13/C12=100/100sccm

圧力: 1000Pa

基板温度: 400℃

【0054】第1の導電層形成後は、第1の実施形態と同様に本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0055】第4実施形態

本実施形態では、第1の導電層として、メタルエッチング層を構成する材料として、AlTi3の代わりに膜厚50nmのTiSi2を用いた以外は、図7に示すような構造と同様なものを使用した。メタルエッチングストッパー層は、例えば、マグネトロンスパッタ法により成膜することができる。

【0056】メタルエッチングストッパー層の成膜条件を例えば、次のようである。

プロセスガス: Ar=65sccm

圧力: 10mTorr

RF Power: 8kW

基板温度: 200℃

【0057】その後は、前記第3実施形態と同様の工程を経ることにより、図7に示すのと同様の構造を有する第1の導電層を形成することができる。

【0058】第1の導電層形成後は、第1の実施形態と同様に本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0059】第5実施形態

本実施形態は、キャップメタル層として、膜厚20nmのTiNからなる層305及び膜厚50nmのTiからなる層306を順次積層させたものを使用する例である。該キャップメタル層は、例えば、マグネトロンスパッタ法によって成膜することができる。以下に成膜条件を例示する。

【0060】(キャップメタル層の成膜条件)

TiN(20nm)の成膜:

プロセスガス: Ar/N2=33/66sccm

圧力: 2.5mTorr

RF Power: 8kW

基板温度: 200℃

【0061】Ti(50nm)の成膜:

プロセスガス: Ar=82sccm

圧力: 3mTorr

RF Power: 5kW

基板温度: 200℃

【0062】次に、キャップメタル層305、306、アルミニウム系合金層304及び下地メタル層304を異方性イオンエッチングによりパターンニングし、所望の第1の導電層を得ることができる。

【0063】前記異方性イオンエッチングの条件は、例えば以下のものである。

使用ガス: BC13/C12=100/100sccm

圧力: 1000Pa

基板温度: 400℃

【0064】第1の導電層形成後は、第1の実施形態と同様に本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0065】また、本実施形態では、キャップメタル層として、TiN/Tiからなる層を形成するものである。Ti層はTiN層に比して層間絶縁膜(酸化シリコン膜)とのエッチングにおける選択比が高く、Ti層が第3実施形態のメタルエッチングストッパー層と同様の役割を果たす。

【0066】第6実施形態

本実施形態では、キャップメタル層の表面に層間絶縁膜とのエッチング選択比の高い酸化膜を形成するものである。

【0067】即ち、第1実施形態と同様の工程を経て、図9(a)に示すような、下地メタル層403、アルミニウム系合金層404及びTiNからなるキャップメタル層405を順次積層することによって、第1の導電層を形成する。

【0068】次いで、図9(b)に示すように、キャップメタル層405のTiN表面を酸素イオン処理を行い、TiN表面及び側面部にTiの酸化膜408を形成させる。このとき、アルミニウム系合金層404の側面には酸化アルミニウム407膜、下地メタル層の側面には、下地メタルの酸化膜406が同時に形成される。これらの酸化膜の膜厚は、5nm以上20nm以下であるのが好ましい。前記酸素イオン照射の条件としては、例えば、低電流イオン照射器、O₂+照射エネルギー=150keV、イオン照射量=1E18ions/cm²、無加熱、傾斜角=7°である。

【0069】尚、イオン照射量は、表面及び側面部を十分に加熱できる条件であれば、1E18ions/cm²に限定されし、照射イオン種もO₂に限られない。また、照射角度は側壁への改質効率の点から、7~45°が好ましい。

【0070】第1の導電層形成後は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0071】また、本実施形態によれば、キャップメタル層として、TiN層を形成した後、さらにその表面に酸化膜を形成することにより、層間絶縁膜とのエッチング選択比を高めることができ、より信頼性の高い配線構造を製造することができる。

【0072】第7実施形態

本実施形態は、前記第6実施形態において、O₂+イオン照射の代わりに、熱拡散炉を用いる熱酸化法により、キャップメタル層のTiN層の表面及び側壁部に酸化膜を形成する例である。熱酸化法の条件としては、例えば以下のようなものである。

【0073】(熱酸化法の照射条件)

酸化雰囲気：O₂20%+N₂80%

処理温度：400℃

処理時間：60分

【0074】上記熱酸化によって、キャップメタル層のTiN層から深さ30nm程度まで酸化膜が形成される。尚、処理温度は、下層のアルミニウム系合金層の信頼性に支障を来さない範囲で、キャップメタル層を構成するTiN層の表面を酸化するのであれば、400℃に限定されない。

【0075】第1の導電層形成後は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0076】また、本実施形態によれば、キャップメタル層として、TiN層を形成した後、さらにその表面に酸化膜を形成することにより、層間絶縁膜とのエッチング選択比を高めることができ、信頼性の高い配線構造を製造することができる。

【0077】第8実施形態

本実施形態は、前記第6実施形態において、O₂+イオン照射の代わりに、平行平板型RIE装置を用いた酸素プラズマ処理により、キャップメタル層のTiN層の表面及び側壁部に酸化膜を形成する例である。酸素プラズマの条件としては、例えば以下のようなものである。

【0078】(酸素プラズマ処理)

使用ガス：O₂=150sccm

圧力：13.3Pa

RF Power：200w

基板加熱温度：20℃

【0079】上記プラズマ処理によって、キャップメタル層のTiN層表面および側壁部に酸化膜が形成される。尚、使用する酸素ガス流量、基板加熱温度等は、下層のアルミニウム系合金層の信頼性に支障を来さない範囲で、キャップメタル層を構成するTiN層の表面を酸化するのであれば、特に限定されない。

【0080】第1の導電層形成後は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0081】また、本実施形態によれば、キャップメタル層としてTiN層を形成した後、さらにその表面に酸化膜を形成することにより、層間絶縁膜とのエッチング選択比を高めることができ、より信頼性の高い配線構造を製造することができる。

【0082】第9実施形態

本実施形態は、前記第1実施形態と、キャップメタル層にTiN層を用いる代わりに、TiリッチなTiNを用いる例である。キャップメタル層は、例えばマグネトロンスパッタ法により成膜することができる。以下に成膜条件を例示する。

【0083】(キャップメタル層の成膜条件)

プロセスガス：Ar/N₂=33/33sccm

圧力：2.5mTorr

RF Power：8kW

基板温度：200℃

【0084】第1の導電層形成後は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ること

とができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0085】また、TiNリッチなTiN膜（例えば、膜厚100nm程度）を使用することにより、層間絶縁膜とのエッチング選択比を高めることができ、エッチングによるTiN抜けを防止することができる。

【0086】第10実施形態

前記第1実施形態においてはプラズマ酸化膜と塗布絶縁膜とを積層して、第2の層間絶縁膜を形成したが、本実施形態では、プラズマ酸化膜成膜後に、CMP（Chemical Mechanical Polish）法により第2の層間絶縁膜を平坦化する例を示す。

【0087】その他は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0088】第11実施形態

前記第1実施形態では、異方性ドライエッチングにより密着層上に堆積されたタングステン層と密着層を除去し、通常の開口部に埋め込まれたメタルプラグを形成して接続孔を完成させているが、本実施形態では、CMP法により、密着層上に堆積されたタングステン層及び密着層を除去し、通常の開口部に埋め込まれたメタルプラグを形成するものである。

【0089】その他は、第1実施形態と同様にして本発明の効果を有する所望の配線構造を得ることができる。本実施形態によれば、第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。

【0090】以上、本発明を本発明の実施の形態において詳細に説明したが、本発明は、上記実施形態に例示した膜構造、成膜条件、エッチング条件等に限定されるものでなく、本発明の主旨を逸脱しない範囲で自由に設計・変更することができる。

【0091】このように接続孔が、下層導電層から落ちた場合のコンタクトRUEの対TiNエッチング選択比の低下を補う手法を用いることにより、エッチングストッパー膜であるTiN膜の突き抜けが防止でき、下層導電層と良好な接続状態を得ることができる。その結果、コンタクト抵抗や歩留りは、ボーダレス構造でない従来の接続孔とはほぼ同等であり、エレクトロマイグレーション寿命にも優れた差異はみられない。

【0092】本発明の製造方法は、高度の集積化した多層配線構造を有する半導体装置の製造に好適に適用することができる。

【0093】

【発明の効果】以上説明したように、本発明によれば、

第1、第2および第3の導電層を接続する接続孔を一つの工程で形成することができるので、工程数の削減を図ることができる。さらに、工程数削減により製品の歩留りの向上も期待できる。

【図面の簡単な説明】

【図1】図1は、本発明の製造方法の主要工程断面図である。（a）は、第1の導電層を形成した図であり、（b）は、第1の導電層上に第1の層間絶縁膜を形成した図であり、（c）は、第1の層間絶縁膜上に第2の導電層を形成した図である。

【図2】図2は、本発明の製造方法の主要工程断面図であり、図1（c）に示す状態から、全面にレジスト膜を成膜後、所定のパターニングを行った図である。

【図3】図3は、本発明の製造方法の主要工程断面図であり、図2に示す状態から、エッチングにより接続孔を形成した図である。

【図4】図4は、本発明の製造方法の主要工程断面図であり、図3に示す状態から、全面にタングステン層を充填・堆積させた図である。

【図5】図5は、本発明の製造方法の主要工程断面図であり、図4に示す状態から、タングステン層及び密着層をエッチング除去し、メタルプラグを形成して接続孔を完成させた図である。

【図6】図6は、本発明の製造方法の主要工程断面図であり、図5に示す状態から、上層に第3の導電層を形成した図である。

【図7】図7は、本発明の製造方法の一態様を示す図であり、第1の導電層を形成した構造断面図である。


【図8】図8は、本発明の製造方法の一態様を示す図であり、第1の導電層を形成した構造断面図である。

【図9】図9は、本発明の製造方法の一態様を示す図であり、（a）は、第1の導電層を形成した構造断面図であり、（b）は、全面に酸素イオンを照射して、第1の導電層の表面及び側面部に酸化膜を形成した構造断面図である。


【符号の説明】

101、201、301、401…基板、102、202、302、402…絶縁膜、103、108、115、203、303、403…下地メタル層、104、109、116、204、304、404…アルミニウム系合金層、105、110、117、405…エッチングストッパー層、106、111、118、206…キャップメタル層、107…第1の層間絶縁膜、112…第2の層間絶縁膜、113…レジスト膜、114…タングステン層、115…メタル（タングステン）プラグ、205…メタルエッチングストッパー層、305…TiN層、306…Ti層、406…下地メタルの酸化膜、407…アルミニウムの酸化膜、408…Tiの酸化膜


【图1】




【图2】




【图3】




【図5】



【図6】



【図8】



【図9】

